Un PLD è costituito da una serie di circuiti combinatori logici, o cancelli , e infradito . Circuiti logici di combinazione sono circuiti la cui produzione dipende in ogni momento su una combinazione dei loro ingressi; flip- flop sono circuiti che hanno due condizioni stabili , ciascuno corrispondente ad uno dei due segnali di ingresso alternativi . I circuiti logici di combinazione e infradito sono organizzati in gruppi totalmente interconnesse noti come macrocells , tale che una espressione booleana - un'espressione che restituisce "vero" o "falso" - . Può essere costruito all'interno di ogni macrocella
PLD Vantaggi
Il vantaggio più evidente di un PLD su un CPLD è che un singolo microchip richiede meno superficie , il cablaggio e la potenza di qualche microchip interconnessi . Inoltre , un chip PLD è progettato per la flessibilità , per cui se è necessaria una modifica alla logica può essere ottenuto sostituendo un chip PLD con un altro senza ricablare il circuito a cui è collegato il chip . Chip PLD sono stati , infatti , il primo tipo di chip che ha permesso questo tipo di progettazione logica flessibile in hardware .
CPLD
CPLD è logicamente più complesso di un PLD , ma potrebbe non necessariamente essere fisicamente più grande . A differenza di un PLD , i macrocells all'interno di una CPLD potrebbero non essere pienamente interconnessi . Come risultato , anche se un CPLD contiene abbastanza circuiti logici combinatori e flip - lancia per supportare una determinata configurazione hardware - almeno in teoria - potrebbe non supportare tale configurazione , in pratica,
. CPLD Vantaggi
La crescente complessità di un CPLD permettono di essere programmato con equazioni più logico che un PLD e quindi di essere messo a una più ampia varietà di usi . Un CPLD può essere utilizzato nello stesso modo come PLD per applicazioni semplici quali la decodifica degli indirizzi , ma è più spesso usato per applicazioni logiche ad alte prestazioni , come il sequenziamento di potenza , traduzione livello di tensione e di controllo di temporizzazione . Il tempo di attivazione più breve ed il tempo di ritardo di un CPLD rende preferibile ad un altro tipo di dispositivo logico programmabile , noto come un array field-programmable gate ( FPGA ) , in molte applicazioni .